Compuertas lógicas y familias TTL / CMOS

Una compuerta lógica es un circuito que toma bits (0 y 1) y entrega un bit según una regla fija. Esa regla es la tabla de verdad. En el laboratorio no dibujas la tabla en el aire: la implementas con un CI de la familia TTL o CMOS.

Fuente

Rojas, cap. 3 — Compuertas y álgebra y Floyd, sistemas digitales en CALETAS. En parciales de Rojas las compuertas de diseño suelen ser solo de 2 entradas.

Análisis vs diseño

Análisis: te dan el dibujo → escribes F = … y, si hay valores, calculas 0 o 1.
Diseño: te dan F = … → dibujas AND / OR / NOT (o NAND / NOR si lo piden).
Misma lengua, dos sentidos. En lab harás los dos.

Las seis compuertas que tienes que dibujar de memoria

En símbolos ANSI (el “cuerpo” de la AND es el de la marca del sitio): líneas a la izquierda = entradas, línea a la derecha = salida.

Compuerta	Función	Sale 1 cuando…	CI típico (TTL 74xx)
AND	F = A · B	todas las entradas son 1	7408
OR	F = A + B	al menos una entrada es 1	7432
NOT	F = NOT A	la entrada es 0	7404
NAND	F = NOT (A · B)	no son todas 1	7400
NOR	F = NOT (A + B)	todas las entradas son 0	7402
XOR	F = A XOR B	las entradas son distintas	7486

XNOR (F = NOT (A XOR B)) sale 1 cuando las entradas son iguales. Es la de paridad par y aparece en códigos (incluido Hamming).

Tablas de 2 entradas

A	B	AND	OR	NAND	NOR	XOR	XNOR
0	0	0	0	1	1	0	1
0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	1	0	0	0	1

NOT (1 entrada): 0 → 1, 1 → 0. El circulito en el símbolo es la inversión.

NAND y NOR son universales

Con solo NAND (o solo NOR) puedes armar AND, OR y NOT. Por eso los exámenes piden “implementa con NAND de 2 entradas”: no es capricho, es el chip más común (7400) y demuestra que dominas De Morgan. Eso se cierra en álgebra booleana.

Familias lógicas: TTL y CMOS

La compuerta en el papel es la misma. El encapsulado no: TTL y CMOS son dos formas de fabricar el 0 y el 1 en silicio. En Evaluación II y en lab te preguntan familia, no solo el símbolo.

Plataforma	Rol	Fortaleza	Límite
TTL (74xx, 74LS)	Transistores bipolares. Clásico de protoboard 5 V	Robusto, corriente de salida decente, librería enorme en Proteus	Consume más; niveles no son 0 V / 5 V exactos; no mezclar a ciegas con CMOS 4000
CMOS (4000, 74HC)	MOSFET. Baja potencia, muy usado hoy	Casi no consume en estático; alimenta desde ~3 V hasta 15 V (serie 4000)	Entradas a flote se disparan solas; sensible a ESD; 4000 es más lento que 74LS
74HCT (CMOS “TTL compatible”)	CMOS con umbrales de entrada tipo TTL	Puente para mezclar un chip 74LS con uno HC en 5 V	Sigue siendo 5 V en la práctica; no es magia para 3,3 V ↔ 5 V

Qué significa 0 y 1 en voltios (5 V)

No es “exactamente 0 V y 5 V”. Cada familia define zonas legales:

Familia	VIL máx. (sigue siendo 0)	VIH mín. (ya es 1)	Salida típica LOW / HIGH
TTL 74LS	0,8 V	2,0 V	~0,35 V / ~3,4 V
CMOS 74HC @ 5 V	1,5 V	3,5 V	~0 V / ~5 V
CMOS 4000 @ 5–15 V	~30 % de VDD	~70 % de VDD	casi riel a riel

Por eso un HIGH de TTL (~3,4 V) puede no valer como 1 para un 74HC (quiere ≥ 3,5 V). La solución de laboratorio es 74HCT o no mezclar.

Reglas que salvan el protoboard

1. TTL 74LS se alimenta a 5 V. No a 12 V.
2. CMOS 4000 tolera más VDD, pero las entradas nunca se dejan sin conectar: van a VDD, GND o a una señal.
3. Fan-out: una salida TTL LS alimenta unas 20 entradas LS; CMOS HC alimenta muchas más (impedancia alta).
4. En Proteus eliges el mismo prefijo que en el cajón: 74LS08, no un 4081, si el informe pide TTL.

Prefijos que vas a ver en el chip y en Proteus

• 74xx — TTL original (hoy casi no se usa en lab).
• 74LS — Low-power Schottky. El estándar de prácticas con compuertas.
• 74HC — High-speed CMOS. Misma pata que el 74, otra familia eléctrica.
• 74HCT — HC con umbral TTL.
• 40xx / 45xx — CMOS “viejo” (CD4000). Pines distintos al 74: no copies el pinout.

DIP-14 típico 74LS00 (cuatro NAND de 2 entradas): VCC pin 14, GND pin 7. Las cuatro NAND ocupan pines 1-2-3, 4-5-6, 8-9-10, 11-12-13.

Del símbolo al circuito

Función sucia (como sale en parcial, antes de simplificar):

x = (NOT A)·B + A·(NOT B)·C + A·B·C

1. Dibuja AND / OR / NOT de 2 entradas (un AND de 3 se parte en dos AND de 2).
2. Cuenta compuertas: eso es lo que te van a cobrar si piden “mínimo”.
3. Recién ahí simplificas con álgebra o Karnaugh, y vuelves a dibujar.

Paridad de 4 bits (XOR en cascada) es el mismo lenguaje que el código Hamming: un XOR es un detector de “bits distintos”.

Cómo se pregunta esto

• “¿Qué familia es el 74LS32 y a cuántos voltios lo alimentas?”
• “¿Por qué no conecto la salida de un 74LS a la entrada de un 74HC sin mirar niveles?”
• “Implementa F solo con NAND de 2 entradas.”
• En lab: montar la tabla de verdad en protoboard o en Proteus con el mismo 74LSxx.

Siguiente paso

Sigue con tablas de verdad y formas canónicas. XOR y paridad se retoman en el trabajo Hamming (parcial I; en el menú Trabajos).

Marca la unidad en la ruta de estudio.