Introducción a VHDL/Verilog y flujo de diseño
Introducción a VHDL/Verilog y flujo de diseño
Sección titulada «Introducción a VHDL/Verilog y flujo de diseño»Contenido de la unidad Introducción a VHDL/Verilog y flujo de diseño (dsl-t14). Esta página se ampliará con teoría, ejemplos y ejercicios alineados al pensum UNEXPO.
Objetivos
Sección titulada «Objetivos»- Comprender los conceptos centrales de esta unidad.
- Relacionar la teoría con ejercicios y, cuando aplique, con la práctica de laboratorio.
Siguiente paso
Sección titulada «Siguiente paso»Marca la unidad como completada en la ruta de estudio cuando termines.